现场可编程门阵列(FPGA)芯片时序可靠性测试规范 (T/CIE 150-2022)

标准号T/CIE 150-2022状态

发布时间：2022-12-31

实施时间：2023-01-31

现场可编程门阵列(FPGA)芯片时序可靠性测试规范基本信息

标准号：T/CIE 150-2022

标准名称：现场可编程门阵列(FPGA)芯片时序可靠性测试规范

起草人：雷登云、余永涛、杨东、曲晨冰、孙宸、夏益民、王力纬、侯波、来萍、张洋洋、郭海松、刘远、廖步彪、冯成燕、周奇、袁智皓、唐伟东、王文锋、俞剑

起草单位：工业和信息化部电子第五研究所、黄河科技学院、广东工业大学、深圳市紫光同创电子有限公司、成都华微电子科技股份有限公司、广东高云半导体科技股份有限公司、上海安路信息科技股份有限公司、深圳市国微电子有限公司、中国航天科技集团第九研究院第772研究所、上海复旦微电子集团股份有限公司

本文件规定了FPGA芯片时序可靠性测试，包含了硬核IP、接口IP、互联等模块的时序可靠性评估方法。 本文件适用于FPGA的提供者、使用者和第三方评价FPGA芯片的时序可靠性。 注：第三方是指在FPGA芯片交付过程中进行认证和提供鉴定、试验等服务的独立机构。

现场可编程门阵列(FPGA)芯片时序可靠性测试规范 (T/CIE 150-2022)